# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-021651

(43)Date of publication of application: 24.01.1990

(51)Int.Cl.

H01L 27/102 G11C 17/06

(21)Application number: 63-171327

(71)Applicant: RICOH CO LTD

(22)Date of filing:

09.07.1988

(72)Inventor: ASAKAWA TOSHIBUMI

NAKAYAMA HARUO


KOSAKA DAISUKE


### (54) MASK ROM

#### (57)Abstract:

PURPOSE: To increase the degree of integration by not containing MOS transistors in a memory cell, and increase the reading speed by reducing the resistance value of a conductive layer, by boring contact holes in a dielectric layer, according to information to be stored at crossing points of a belt—type conductive layer and a belt—type metal wiring, and forming PN junctions in a single crystal silicon layer of the crossing points in which at least the contact hole is bored.

CONSTITUTION: A single crystal silicon layer 7 exists at crossing parts of conducive layers 11, 12, 13 and metal wirings 41, 42, 43. In order to mutually isolate the single crystal layer 7, trenches are arranged, in which a silicon oxide film 3 is buried. In a silicon oxide film 4, contact holes are arranged according to information to be written. In the part of the silicon oxide film 4 where the contact holes are arranged, P—type impurity is introduced in the single crystal silicon layer 7, and a P—type conductive layer 6 is formed.







# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

#### ⑩日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平2-21651

@Int. Cl. \*

識別記号

创特

庁内整理番号

❸公開 平成2年(1990)1月24日

H 01 L 27/102 G 11 C 17/06

8624-5F H 01 L 27/10 7341-5B G 11 C 17/06 435

は II じ II/UD 本本語化 生態の 等のほん数

D

審査請求 未請求 請求項の数 1 (金5頁)

会発明の名称

マスクROM

顧昭63-171327

②出 頭 昭63(1988)7月9日

 東京都大田区中馬込1丁目3番6号 株式会社リコー内 東京都大田区中馬込1丁目3番6号 株式会社リコー内

**⑩晃明者** 小坂 大介

東京都大田区中周込17日3番6号 株式会社リコー内

②出 願 人 株式会社リコー

K <del>ide</del>

東京都大田区中馬込1丁目3番6号

②代 理 人 井理士 野口 繁雄

明 報 博

## 1. 発明の名称

**マスクROM** 

#### 2.特許請求の範囲

## 3. 発明の評価な説明

#### (座磔上の利浪分野)

本務切はデジタが情報を記憶するマスクROM に関するものである。

#### (從來技術)

収存するマスクROMの殆んどは、MOSトランジスタを主情必要別としているので、チャネル依城の破保やチャネルとコンタクトの間の距離の確保などが製造牧場上必要であり、セル面数を確小することが困難であり、また、結出し適度も遅い欠点がある。

そこで、複数本のN型等状態結晶シリコン暦と 複数本の単状態を選とのそれぞれを誘性体数を介 して交流をせ、その交点に超機情報に応じて適宜 コンタクトを設けるとともに、そのコンタクトを 形成した物所の多結系シリコン暦に連細能型の不 結物を導入してPN 複合を形成したマスクROM が優強されている(物公昭61-1904号公保 争順)。

#### (発明が解及しようとする無脳)

引例のマスクROMでは一方の客状導電器として多結品シリコン暦を用いているので、その抵抗 気が高く、結出し速度が遅くなる問題がある。

本意明はメモリセル内にMOSトランジスタを

含まないことによって無数度を上げることができるとともに、連電器の低抗低を下げて誘出し速度を上げたマスクROMを過供することを目的とするものである。

#### (推覧を解決するための手段)

本非明では下層の連電層が高級点金属又は高級 点金属合金であり、上腰の導電層も金属層であり。

が想入されてN酸化されている。単結品シリコン間での上部にはシリコン酸化酶4を介して金属配線41。42,43が形成されている。金属配線41,42,43はAを文を含する方向に互びいいで発力1,12。13と交換する方向に互びいいの間線を保って配置されている。単語のサコン間では可能を展して、12,13と金属配線41。42,43との交換部分に存在し、単端品シリコン間ではシリコン酸である。単数はあれている。

シリコン酸化膜4には普を込むべき情報に応じてコンタクト孔が設けられている。シリコン酸化 酸4にコンタクト乳が設けられた部分では単純品 シリコン暦7にP型の不純物が導入されてP型度 電暦8が形成されている。P型準電暦6を形成するために2×10<sup>12</sup> /cm² 以上のポロン組入 が適当である。6 は単結本シリコン暦のP型導動 間6と全級配線41、42、43とのコンタクト である。 いずれの導電器の選択値も低い。

渡電体別にコンタクト孔をあけるかあけないかによって信恨の「!」又は「0」を考ま込む。 (32性例)

郊1 図は一突路線を表わす平隔圏、部2 図はそのA - A 、線位置での影面部、第3 図はそのB - B 、総位既での影面部、第3 図はそのB -

1は水があり、コンをであり、その表面にかりコン酸化酸(SIOェ) 2が形成されて純緑性で他を構成している。シリコン酸化酸 2 上には互いに平行に登けられた布状の感覚型 1 1 . 1 2 . 1 3が形成されている。この準電形 1 1 . 1 2 . 1 3はTi, W, Mo, P;などの高級素金属又はそれらの含金である高級点金属シリサイドにより、近いに所定の関係を保って平行に配置されている。これらの導電型 1 1 . 1 2 . 1 3の序をはの2000人である。

選也別11。12.!3上に休用結底シリコン 関でが約5000人の厚をに形成されている。単 結系シリコン別では10°° ノom<sup>®</sup> 程度のリン

衣に水尖遮倒の製造方法について脱明する.

野々園に取されるように、単語品シリコン酸化1の表面を酸化して約1×mのシリコン酸化機2を必成する。その上にタングステンなどの高端水金の少さに建なし、写真園板とエッテングによりがなった。 13を 20 では、 13 を 20 では、 20

その後、例えば光出力3W程度のアルゴンイオンレーサビーム26をレンズで集洗して多結品シリコン暦20に限計し、レーザビーム26を定置することにより多結品シリコン暦20の溶磁形分

## 特別平2-21651(3)

2.5を移動させて結系皮具させ、単級品シリコン 関フを形成する。

その後、光学ガラス級24、ポリエデレングリコール層23、シリコン酸化製22及びシリコン酸化製22及びシリコン型化 図31を飲みする。単結品ンリコンタ?の例だの 国所をRIE などでエッチングしてメモリセルを分離するための神を溶脱し、その神にシリコンを化成3を埋め込んだ後、吸る単結品シリコン図でに10°°//。型度のリンを導入しておく。

その後、単結高シリコン層で及びシリコン酸化 酸3の表面をシリコン酸化酶4で被い、書き込む べき情報に応じてシリコン酸化酶4にコンタクト 孔を取け、そのコンタクト孔から?型不規物として例えばポロンを2×10° / / / / / / / / / / / / / / / 以上往入 してP型専貨場6を形成する。

その後、アルミニウムなどの単電器を総数し、 写真製版とエッチングによりパターン化して金属 配線4 I. 4 2, 4 3 を参照する。

その後、パッシペーション膜を形成する。

さを均一にすることができる。

上記の突縮倒ではシリコン酸化吸 4 にコンタグト孔を形成した後に単結準シリコン語でに P N 接合を形成しているが、シリコン酸化吸 4 を形成する前に予め金でのシリコン単結晶型でに P N 接合を形成しておいてもよい。このように、予め P N 接合を形成しておくことにより、コンタグト工程で恰低を書き込むことができ、受性から発展までの幼馴を短報することができる。

さた、単結晶シリコン類7に形成されるPN接合の方向は、実施例のように上層がPW、下類がN型に吸らず、その連に上層がN型、下層がP型であってもよい。

実施例では絶縁他下地として単結心シリコン拡 板の設節をシリコン酸化膜で被覆したものを使用 しているが、絶象性下地は単一の間で体器板であっ てもよい。

第1団には簡単な何として3ピット×3ピット のメモリアレイを示しているので、このメモリア レイの該出し図路を第5回に示す。 第4個の単転品とリコン型の観過プロセスにおいて、レーザビーム28に代えて、他の光ビームや、電子ビーム、燃料などのエネルギービームを用いることもできる。エネルギービームとしてレーザビームを用いる場合、その割射条件は建築発展アルゴンイオンレーザでその光限力が数サー20 W根底であり、多結晶シリコン暦20でのレーザビーム後以20~100μm程度、定整速度は数cm~25cm/砂程度である。

冷部媒体としてはポリエチレングリコール23の他に、ポリエチレンエーテル、ポリエチレンエステル、ポリプロピレンオキシドなど一般に表面 係性剤として知られるものを装用することができる。

孫の 圏におけるシリコン酸化酸 2 2 と光学ガラス板 2 4 は無くてもよいが、ポリエチレングリコ〜ル 2 3 はシリコン酸化酸 2 1 上に直接強布するよりもシリコン酸化酸 2 2 を介して値布する方が裂れ性がよくなり、また、光学ガラス板 2 4 を載せることによりポリエチレングリコール暦 2 3 の底

メモリアレイ(M A)では、海電費11、12, 13と会議配換41、42、43との交点にコン タクト5が存在する鑑新は情報として「1」、コ ンタクト5の存在しない箇所は情報として「0」 が対応しており、コンタクト5がある交点はコン タクト6を介してPN接合が譲続されているので ダイオード30として扱わすことができる。好5 図のメモリアレイ(M A)の部分は第1頃に対応 している。

遊型 2 1 1 . 1 2 , 1 3 はそれぞれマルダプレクサの微出しトランジスタ 3 1 . 3 2 . 3 3 を介して放出しインバータ回路 2 8 に接続されている。 紋出しインバータ回路 2 8 の入力保は高抵抗素子 2 7 によりグランド第子(GND)にプルダウン されている。

# 海湖平2-21651(4)

3 (のみをオンとする。このとき、ビットB1のダイオード3 Gによって競出しインバータ回路 2 Bの入力は「1」となり、出力信号は「0」となる。

また例えば、メモリアレイの中央上端のピット B 2 を読出す場合は、中央の念風配線 4 2 にのみ 他位を与えるとともに、上端の終出しトランス タ 3 しのみをオンとする。このときはビット 8 2 位置にはコンタクトが存在しないので上輪の連位 酒1 1 はオープンとなるが、高級調査 7 2 7 の によって観出しインバータ 2 8 の 入力は 『 ◇ 」 となり、 《 )』が出力される。このようにしてメ モリアレイの内容が適宜読み出される。

据1国の実施例とは遊업観を遊にし、すなわち 単級品シリコン類7をF型、観波領域8を対盤と した場合の競出し個額を第6個に承す。

この場合、高融点金属文は高融点金属含金の導 性質し14。12c、13cとAiやAi合金などの金属配数4ia,42c,43aの交点のコンタクトで形成されるダイオード30a,30a.

例の製造連中の状態を示す影響図、第 5 回及び節 6 回はそれぞれ実施例の熱出し回路を示す簡略図 である。

1……単級品シリコン基板、2、3、4 ……シリコン酸化膜、6……コンタクト、6……P室飲飲焼焼、7……N型飲料品シリコン層、11,12、13…… 安状球電源、41,42,43……金属配線。


称許忠朝人 殊弐会祉リコー 代理人 弁理士 野口祭邸 ……は第6週のものとは逆方向となる。そしてマルチプレクサの旅出しトランジスタ3~。32 a、33 a は影ら回とは逆にで型MOSトランジスタになり、路形しインバーを回路28の入力部に依続される高級投資子27 a は電源電量機子(Vcc) に接続されてブルアップされる。


#### (発明の効果)


本意明では下層のむ状態な歴と上層の金属配数との交点の単純品シリコン間のPN接合と、金度配料と単結品シリコン想とのコンタクトの容無により情報を導き込むようにしたので、メモリセルの白める調報がMOSトランジスタを用いた機平のマスクROMに比べて悲観度を高めることができ、かつ、上層の金属配数と上層の透覚度がいずれも低低れの金属層であるので、読出し速度が違くなる。

#### 4. 園園の簡単な説明

第1回は一実統例を表わす平益圏、第2回は第 1回のA-A「無位以での前面圏、第3回は第1 圏のB-B「額位性での断面圏、第4回は一突統







# 特限平2-21651(5)

